This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

8538552

Basic Patent (No, Kind, Date): JP 1018266 A2 890123 < No. of Patents: 001>

MANUFACTURE OF AMORPHOUS SILICON THIN FILM TRANSISTOR (English)

Patent Assignee: MATSUSHITA ELECTRIC IND CO LTD

Author (Inventor): ISHIHARA SHINICHIRO; NAGATA SEIICHI

IPC: *H01L-029/78; H01L-027/12 Derwent WPI Acc No: C 89-065654 JAPIO Reference No: 130196E000109 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 1018266 A2 890123 JP 87175176 A 870714 (BASIC)

Priority Data (No,Kind,Date): JP 87175176 A 870714

DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

02720666 **Image available**

MANUFACTURE OF AMORPHOUS SILICON THIN FILM TRANSISTOR

PUB. NO.:

01-018266 [JP 1018266 A]

PUBLISHED: January 23, 1989 (19890123)

INVENTOR(s): ISHIHARA SHINICHIRO NAGATA SEIICHI

APPLICANT(s): MATSUSHITA ELECTRIC IND CO LTD [000582] (A Japanese Company

or Corporation), JP (Japan)

APPL. NO.:

62-175176 [JP 87175176]

FILED:

July 14, 1987 (19870714)

INTL CLASS:

[4] H01L-029/78; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R096 (ELECTRONIC MATERIALS -- Glass Conductors); R097

(ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 755, Vol. 13, No. 196, Pg. 109, May

10, 1989 (19890510)

ABSTRACT

PURPOSE: To simplify the manufacturing process of an amorphous silicon thin film transistor by forming source and drain electrodes on an n-type amorphous silicon with an Al-evaporated film and by treating these electrodes with heat, thereby crystallizing the n-type amorphous silicon of an Al-evaporated part.

CONSTITUTION: Source and drain electrodes are formed with an Al-evaporated film 8 and after making these electrodes come into contact with an n-type amorphous silicon 7, they are treated with heat and the n-type amorphous 7 of a contacting part with the Al-evaporated film 8 is crystallized. Direct contact between an amorphous silicon (a-Si:H) and Al can be used and its product is so thermally stable that its quality eliminates the need for performing an excess process to prevent mutual diffusion between Si and Al by using other metallic film and so on. In this way amorphous silicon transistors are obtained through a simple process at a low cost.

⑩日本国特許庁(JP)

⑪特許出願公開

⑫公開特許公報(A) 昭64 - 18266

@Int_Cl_4

識別記号

庁内整理番号

43公開 昭和64年(1989)1月23日

H 01 L

P - 7925 - 5F3 1 1 7514-5F

審査請求 未請求 発明の数 1 (全4頁)

図発明の名称 非晶質シリコン薄膜トランジスタの製造方法

> 創特 頭 昭62-175176

願 昭62(1987)7月14日 図出

伸 一 郎 勿発 明者 石原

大阪府門真市大字門真1006番地 松下電器産業株式会社内 大阪府門真市大字門真1006番地 松下電器產業株式会社内

伊発 明 者 永 æ 浩 松下電器産業株式会社 ⑪出 願 人

大阪府門真市大字門真1006番地

邳代 理 人 弁理士 中尾 敏男 外1名

1. 発明の名称

非晶質シリコン薄膜トランジスタの製造方法

2. 特許請求の範囲

絶縁性基板、ゲート電極、非晶質の絶縁性薄膜、 i型の非晶質シリコン薄膜、n型の非晶質シリコ ン薄膜、ソース電極およびドレイン電極とを構成 要素として含む薄膜トランジスタの製造方法に際 し、前記ソース電極およびドレイン電極をAI蒸 着膜で形成し、前記n型非晶質シリコンと接触さ せた後、無処理を施し、前記A1蒸着膜との接触 部分のn型非晶質シリコンを結晶化させることを 特徴とする非晶質シリコン薄膜トランジスタの製 造方法.

3. 発明の詳細な説明。

産業上の利用分野

本発明は、活性層として水素を含む非晶質シリ コン(a-Si:H)等を用いて形成された薄膜 トランジスタ(TFT)の製造方法に関する。

従来の技術.

a-Si:Hを用いたTFTは200℃ 前後の 比較的低温で大面積にわたって容易に形成される ため、一次元センサや、液晶ディスプレィに応用 されるべく研究されている。 n型のa-Si: H 膜はA1蒸着膜と良好なオーミック接触特性を示 すにも関わらず、熱的な不安定性が問題となって、 a-Si:Hを用いたTFTのソース、ドレイン 電極は第4図に示すようにたとえばTi、Cr、 MoSi, Ta, Niなどの金属膜11をn型a -Si: H7とA18との間にはさんで、a-S i: HとAlとの加熱による相互作用を緩和して いた。1はガラス基板、2はゲート絶縁膜、4は i 型層、5は保護膜である。

発明が解決しようとする問題点。

a-Si: HとAlとの相互拡散を防止するた め、これらの膜との間に前述の金属をはさむ場合 には、微細加工に必要なエッチング液の選定の難 しさ、製造工程中の汚染、多層膜構造のために生 じる層面ストレスの発生、それによる膜のはがれ、 浮きや、パターン異常、電池効果による金属の溶

特開昭64-18266 (2)

出等多くの同題があった。 また、a-Si:H
とAlとを直接接触させた場合、ジャーナル オ
ブ アプライド フィジクス (Journal
of Applied Physics) 53、
3909(1982)にもあるように、170℃
迄は抵抗は下がるものの、それ以上の温度では抵抗は増大した。これはAlとSiとが界面で相互
に拡散したために発生したものであった。本発明
は、a-Si:HとAlとの接触特性を分析して
得られた結果をもとにした発見が萎碇となっている。

問題点を解決するための手段 -

本発明はn型非晶質シリコン上にソース電極及びドレイン電極をA1蒸着膜で形成し、熱処理を施すことによってA1蒸着部分のn型非晶質シリコンを結晶化させる。

作用

非晶質シリコン望ましくはa — Si: HとAl とは無処理を行うとa — Si: H中の水素が離脱 することによってAl、Siの相互拡散が助長さ

する断面図を示す。

ガラス基板基板1上にCrによるゲート電極2 を形成し、高周波グロー放電装置で、ゲート絶縁 膜3、1型a-Si:H膜4、保護膜5を形成す る(第2図a、e)。 次に、ソース、ドレイン部 のコンタクトホール6を開ける(第2因b、f)。 次に、n型a-Si:H膜7を形成する(第2図 c,g)、次に、AIを蒸着し、ソース、ドレイ ン8を形成する(第2図d, h)。この状態で2 50℃以上、好ましくは300℃の無処理を行う。 これによりn型a-Si:H膜7が結晶化する。 この様子を拡大図を以て示すと第3図になる。n 型層では結晶化層9となり血型層ではリンの押し 込みによって1型層4の中に入ってくる。10は AlとSiとの混合層である。本発明によってa -S1: HとA1との接触界面は模式図的には第 3因のような断面構造になっている。第2因 d、 h との違いは結晶層 9 の有無にあり d の状態のま までは不特定な無的ストレスが加わった場合、前 述したとおりAIがa-Si:H中をランダムに

れる。この結果、Si固相中のAl湿度が過飽和となり、Al溶液中でSiが結晶化する。この温度が過飽の温度はCukal、40kVのX線回折パターンの 第11回 は300でにおける X線回折パターンである。 は300でにおける X線回折パターンである。 はが結晶化すると、固相Siネットワークにおける Iが結晶化では n型の aーSi: H を限であるため、 増を用いている が、 増が結晶が を まれる。 Siの 結晶が は での は で と は に 安定な Al と aーSi に H との接触特性を 得ることが できる に 出来る。 信頼性を 向上させることが 出来る。

実施例

以下、実施例に関して平面図、断面図を用いて 説明する。第2図a-dにに工程を説明する平面 図を示し第2図e-hは同a-dのそれぞれI-I'、I- I'、u-u'、V-V'線に対応

拡散し、スパイクを形成するなどしてOFF電流 増加の原因になる。本発明のように第3図の状態 では、n型層7は、A1の均一な拡散によって、 結晶層9の全面に均一に押し出されているため、 nチャンネルの特性を保存しており、正孔の注入 を防ぐため、OFF電流増加は観察されなかった。 以上、nチャンネルについて述べてきたが、pチャンネルの場合も同様であり、ホウ素がAlの拡 散によって1型層へ押し出されるために良好なA 1/a-Si:H接触が形成された。

発明の効果

本発明による製造方法によって、従来無的に不安定さがあるため避けられていたa-Si;HとA1との直接接触を用いることができ、無的にも安定で、他の金属膜などSiとA1との相互拡散を防止する余分な工程を必要としないため、簡単な工程でしかも低価格で、非晶質シリコントランジスクを製造することが出来る。

4. 図面の簡単な説明

第1図は、n型a-Si:H膜の上にAI蒸

持開昭64-18266 (3)

関を形成し、300℃、30分間の無処理を行った後のX線回折パターン図、第2図a-dは本発明による非晶質シリコン薄膜トランジスタの製造工程を示す平面図、第2図e-hはそれぞれ同a-dのI-I・.Ⅱ-Ⅱ・. Ⅲ-Ⅲ・ 型・ W・ W・ W・ 数節 広大町面図、第4図は従来の非晶質シリコン寝膜トランジスタの断面図である。


 2・・・ゲート電板、3・・・ゲート絶縁膜、

 4・・・i型aーSi:H膜、8・・・AI蒸着膜、9・・・Si結晶層、10・・・AIとSi

 との混合層。


代理人の氏名 井理士 中尾敏男 ほか1名


第1図




第 2 図

61







第 2 図

